• <source id="aguu0"></source>
  • <tt id="aguu0"><noscript id="aguu0"></noscript></tt>
    <kbd id="aguu0"></kbd>
  • <s id="aguu0"><optgroup id="aguu0"></optgroup></s>
    <tt id="aguu0"><center id="aguu0"></center></tt>
  • {$cluname}

    科偉奇論壇 » 業界新聞 » Altera:在深納米領域前沿攻堅


    ‹‹上一主題 | 下一主題›› 查看 6356
    發表一個新帖子 發表回復

    標題 Altera:在深納米領域前沿攻堅 在百度搜索本主題 [ 搜 ] [ 打印 ] [ 推薦 ] [收藏帖子] [ 收藏到新浪VIVI] [ 訂閱 ]

    yeah (附小一年級)
    樓主   [點擊復制本網址] [ 字體: ] [ 編輯 ] [ 報告 ] [評分]
    Rank:1
Rank:1
    UID 126
    帖子 7
    積分 15 點
    金幣 30 枚
    魅力 12 度
    注冊 2009年12月19日
    Altera:在深納米領域前沿攻堅
    “4 0 nm產品只是Altera在深納米領域的一個開始。”

      對于Altera而言,在去年12月正式推出40nm FPGA產品似乎一掃其在65nm產品上的被動局面,目前,以Cyclone III、Stratix III為主的65nm產品已經是Altera的主流產品,以Stratix IV GX為代表的40nm產品已于2008年12月開始出貨,28nm正在IC設計和技術開發階段,而22nm的技術也開始進入規格的探討階段。Altera公司技術開發副總裁MojyChian認為,雖然領先競爭對手一年推出40nm產品,但這只是Altera在深納米領域的一個開始,在接下來的階段中,Altera將繼續保持這一趨勢。

      產品開發過程

      作為Febless公司,Altera平均每年通過150項專利。通常,他們的產品在流片之前的2年半到3年就已經開始同代工廠開始工藝方面的合作。Altera同TSMC建立了長達15年以上的合作伙伴關系,這一牢固的資源為他們帶來了先進而穩定的系統工藝、流程和IP庫,提高了設計效率,從芯片設計早期的技術定義到產品良率的改善,互動的關系發揮了重要作用。“首片40nm產品EP4SGX230的推出來之不易,它的推出絕不是一次運氣。在此過程中,我們同TSMC一起,在包括功耗、ESD、有限設計規則、混合信號測試以及并行處理和產品開發上的系統研究方法等多個深納米領域的難點進行合作,”Chian表示,“自去年9月首次流片到12月正式出貨,我們同TSMC只花了幾個月的時間進行認證并一次性通過了驗證。”

      在EP4SGX230推出之前,Altera推出了一系列的測試芯片來驗證其40nm設計理論的正確性,在硬件設計的同時,其工藝也會相應調整,所以二者必須同步進行,Altera將之稱為“以目標為導向的開發流程”(Target Development)。在2005年第四季度推出首顆測試芯片之后,Altera在2007年第三季度推出了TC4-b——首顆完整的40nm FPGA測試芯片,與此同時,內置收發器的TC5測試芯片推出。“TC4-b為17mm ×17mm覆晶BGA封裝,包含超過5億個晶體管,它的誕生,將FPGA帶入到一個新的階段。”Chian表示,“雖然我們早在2007年就已經推出了完整的40nm FPGA測試芯片,但我們還是等到可以向客戶提供完整的商用芯片時才正式對外宣布。”

      按照預先計劃,Altera在2008年9月完成了EP4SGX230,并在當年12月向客戶供貨。EP4SGX230擁有10億規模的晶體管, 230k邏輯單元(LE),帶有36個工作速率高達8.5Gbps的嵌入式收發器,17 Mbits RAM以及1288個嵌入式乘法器。 它號稱具有業界最高級的邏輯和連線體系結構以及Altera創新的可編程功耗技術。與EP4SGX230同屬StratixIV GX系列的EP4SGX530則擁有高達20億個晶體管,多達530k邏輯單元,邏輯容量是競爭對手的兩倍以上,性能比競爭產品高出35%,它支持速率高達1067 MB的DDR3存儲器接口,帶有48個工作速率高達8.5 Gbps的收發器,20.3 MB RAM以及1040個嵌入式乘法器,足夠支持開發新一代寬帶通信系統。

      Stratix IV GX FPGA為PCIe Gen1和Gen2 (x1,x4和x8)提供4個硬核IP內核,支持多種協議,包括Serial RapidIO、千兆以太網、XAUI、CPRI(包括6G CPRI)、CEI 6G、GPON、SFI-5.1和Interlaken。Stratix IV GX是唯一能夠滿足PCIe Gen2和CEI 6G(對于Interlaken非常關鍵)等協議的FPGA。“雖然性能強大,但Stratix IV GX是目前業界功耗最低的高端FPGA,”Chian強調,“Altera獨有的可編程功耗技術可針對每一個可編程邏輯陣列模塊(LAB)、數字信號處理(DSP)模塊和存儲器模塊而采用高速或者低功耗模式。不同于ASIC已經定義好關鍵路徑因而容易實現低功耗,通用FPGA需要通過時序分析工具確定客戶定義的關鍵路徑并控制該路徑中晶體管的門限電壓值來降低功耗,門限電壓值越高功耗越低速度越慢,可編程技術可以讓客戶根據實際應用來自行定義功耗。”Chian進一步表示,在65nm產品上,Altera做過對比,利用可編程技術功耗可以降低30%,速度可以提高25%。為了進一步降低成本和功耗,Stratix IV GX FPGA可向Altera基于收發器的HardCopy IV GX ASIC進行轉換。據悉,2010年第一季度,HardCopy IV GX ASIC將正式出貨。其他40nm產品出貨計劃分別是:今年第一季度推出帶有11.3Gbps收發器的Stratix IV GT,第二季度推出帶有3.75Gbps收發器的Arria II GX。“從應用來看,GT系列FPGA將用于40Gbps~100Gbps速率的高端路由器等傳輸領域,”Chian介紹,“GX系列則廣泛應用于SATA、Serial RapidIO等中等速率要求的領域,而類似PCIe之類的應用,則是Arria。”

      另悉,在去年的6月和12月,Altera已經兩次流片28nm工藝的測試芯片,同時,他們正在進行22nm工藝的研究,“22nm會有更多的挑戰,包括第二代高k金屬柵極、寄生電容/電阻挑戰、光刻效果和電路布局、非硅通道(III-V族或Ge)以及多柵極晶體管等,”Chian表示,“我們依然會克服這些挑戰,繼續走在深納米領域的前沿。”



    此用戶離線!
共計在線時長20分鐘2009/12/19 9:14:09
    [ 資料 ] [ 短信 ] [ 好友 ] [ 文集 ] [ 引用 ] [ 回復 ] 點擊返回頂部

    « 首頁1 »1/共1頁


    查看積分策略說明快速回復你的內容
    快捷回復標題 (選填) 快捷插入表情圖標
    驗 證 碼  點擊獲取驗證碼
    快捷回復內容

    自動復制

    Powered by TEAM 2.0.5 Release - ACC © 2005 Team5 Studio All rights reserved
    国产免费一区_国产美女不带套露脸激情视频_亚洲av无码久久_99热这里只有是精品